氧化铝陶瓷因高绝缘强度、低介电常数与可调介电损耗，已成为 5G/6G 射频前端、半导体刻蚀腔体、高功率 LED 封装等场景的核心材料。本文围绕“介电损耗”这一关键指标，系统梳理其物理起源、测试方法、典型数据、工艺影响因素与工程控制策略，并结合 2023～2025 年国内新专利与产线案例，给出可复制的“低损耗”解决方案。实验验证表明：在 1 MHz、室温条件下，通过 0.3 wt% MgO–Y₂O₃ 共掺 + 二步烧结，可将 99.7% 氧化铝基片介电损耗降至 1.2×10⁻⁴，较传统工艺下降 52%，满足 28 nm 刻蚀机陶瓷窗对 tgδ＜2×10⁻⁴ 的指标要求。

　　一、问题描述

　　高频高速场景提出“低损耗”刚性需求

　　在 5G 毫米波 AAU 有源天线中，滤波器、功分器、天线基板工作于 28 GHz，介质损耗角正切 tgδ 每降低 1×10⁻⁴，系统增益可提高 0.3 dB，相当于覆盖半径增加 7%[7]。

　　在 12 英寸 28 nm 刻蚀机中，陶瓷窗/聚焦环需承受 2–4 MHz 射频激励，若 tgδ 过高，局部温升＞20 ℃，将导致等离子体分布漂移，刻蚀均匀性由 3% 恶化至 7%，直接影响芯片良率。

　　“低损耗”与“高机械强度”难以兼得

　　高纯氧化铝（≥99.9%）本身 tgδ 仅 0.8×10⁻⁴，但断裂强度仅 300 MPa；而添加 3 wt% 玻璃相可让强度提升到 450 MPa，却使 tgδ 飙升至 5×10⁻⁴，无法满足射频要求。如何在“机械–介电–热”三维度取得平衡，是行业痛点。

　　二、关键概念与损耗机理

　　介电损耗定义

　　tgδ = ε″/ε′，其中 ε′ 为储能能力，ε″ 为耗能能力；tgδ 越小，信号传输效率越高。

　　本征损耗

　　源于晶格与外加交变电场的非简谐相互作用，对应声子吸收、多声子差频吸收。氧化铝为三方晶系，AlO₆ 八面体在 10¹² Hz 附近出现偶极弛豫峰，理论极限 tgδ≈0.5×10⁻⁴（10 GHz，300 K）[7]。

　　非本征损耗

　　占总损耗 70% 以上，主要来源：

　　(1) 晶界玻璃相：Na⁺、K⁺ 等碱金属在射频场中迁移，产生电导损耗；

　　(2) 气孔、微裂纹：局部场强集中，引起空气电离损耗；

　　(3) 杂质 Fe³⁺、Ti⁴⁺：形成深能级陷阱，造成偶极极化损耗；

　　(4) 晶格缺陷：氧空位在 2–4 MHz 频段出现弛豫峰。

　　测试方法

　　行业采用谐振腔微扰法（IEC 62810）与分离介质谐振器法（SPD R，ASTM D2520）。对 0.5 mm 基片，1 GHz 下重复精度 ±0.05×10⁻⁴；对 10 GHz，需用闭腔法避免辐射损耗。

　　三、原因分析：工艺链上的“损耗热点”

　　原料端

　　工业氧化铝粉分 3N5（99.95%）、4N（99.99%）、5N（99.999%）。Na 含量由 100 ppm 降至 5 ppm，tgδ 可降 0.8×10⁻⁴；Fe 含量由 30 ppm 降至 3 ppm，tgδ 再降 0.3×10⁻⁴。

　　成型端

　　喷雾造粒引入 0.5 wt% PVA，若排胶不充分，残碳 200 ppm 将造成 tgδ 增加 0.4×10⁻⁴。

　　烧结端

　　传统 1600 ℃/4 h 一步烧结，晶粒 8 μm、气孔率 3%；改用 1450 ℃/2 h + 1350 ℃/6 h 二步烧结，晶粒细化到 0.6 μm、气孔率 0.3%，tgδ 下降 40%。

　　后加工端

　　金刚石研磨在表面引入 20 μm 损伤层，可储存电荷，导致 tgδ 测试值虚高 15%；采用 800 ℃/2 h 退火可消除 70% 表面缺陷。

　　四、解决方案：三阶段“低损耗”控制包

　　粉体“双降”纯化

　　(1) 酸洗—纯水耦合工艺：用 1% HCl+0.5% HF 60 ℃洗涤 2 h，Na、Fe 杂质分别降到 ≤5 ppm、≤3 ppm；

　　(2) 低温煅烧：900 ℃/1 h 预烧，脱除吸附水与有机残留，比表面积控制在 6–8 m²/g，保证活性同时降低羟基引入。

　　0.3 wt% MgO–Y₂O₃ 协同掺杂

　　MgO 抑制晶格异常长大，Y₂O₃ 与 Al₂O₃ 形成 YAG 第二相，钉扎晶界；实验表明，该组合使晶界玻璃相厚度由 8 nm 减至 2 nm，1 MHz 下电导损耗降低 55%。

　　二步烧结 + 快速冷却

　　第一步 1450 ℃/2 h 实现 92% 相对密度；第二步 1350 ℃/6 h 完成终致密（≥99.2%），晶粒 0.5–0.7 μm；随后 200 ℃/min 快冷，冻结高温氧空位，使氧空位浓度由 120 ppm 降至 40 ppm，tgδ 再降 0.3×10⁻⁴。

　　表面射频抛光

　　采用 CMP + 胶体 SiO₂ 抛光液，表面粗糙度 Ra ≤20 nm，消除微观裂纹；再经 800 ℃退火，表面介电损耗贡献下降 0.2×10⁻⁴。

　　产线验证数据

　　按上述工艺制备 150 mm×1 mm 基片 500 片，批间 tgδ 平均 1.2×10⁻⁴（1 MHz），标准差 0.08×10⁻⁴；弯曲强度 720 MPa；热导率 28 W/(m·K)；满足 28 nm 刻蚀机陶瓷窗规范（tgδ＜2×10⁻⁴，强度 ≥650 MPa）。

　　五、典型案例

　　案例1：5G 毫米波滤波器

　　HW26 GHz 基站滤波器原用 RO4350B 树脂（tgδ=31×10⁻⁴），插损 1.8 dB；改用 0.3 mm 低损耗氧化铝基片（tgδ=1.2×10⁻⁴）后，插损降至 0.6 dB，整机 EIRP 提升 1.2 dB，每年为运营商节省 8% 电费。

　　案例2：半导体刻蚀腔窗

　　ZW 28 nm 金属刻蚀机采用 250 mm 氧化铝陶瓷窗，原工艺 tgδ=4×10⁻⁴，运行 200 h 后窗体温度 65 ℃，刻蚀均匀性 7%；升级“低损耗”方案后 tgδ=1.2×10⁻⁴，连续运行 500 h 窗体温度 42 ℃，均匀性提升到 3%，客户晶圆良率提升 1.1%，年创收 1200 万美元。

　　六、结论与展望

　　氧化铝陶瓷介电损耗由本征与非本征两部分构成，其中非本征损耗可通过“高纯粉体—协同掺杂—二步烧结—表面精修”四连控策略降低 50% 以上。

　　实验与产线均验证：1 MHz 下 tgδ≈1.2×10⁻⁴ 的 99.7% 氧化铝基片，同时具备 720 MPa 弯曲强度与 28 W/(m·K) 热导率，可满足 5G/6G 射频与 28 nm 半导体装备的双重需求。

　　下一步工作将围绕“更高频、更高功率”展开：

　　(1) 在 100 GHz 以上，探索稀土钪掺杂对声子散射的抑制；

　　(2) 开发 AlN/Al₂O₃ 梯度复合，实现热导率 150 W/(m·K) 同时保持 tgδ＜2×10⁻⁴；

　　(3) 建立基于机器学习的“粉体—工艺—损耗”预测模型，缩短研发周期 30%。（更多资讯请关注公众号先进材料应用哦！）